

REC 2017 - XIII Jornadas sobre Sistemas Reconfiguráveis

30 e 31 de janeiro de 2017
Instituto de Telecomunicações - Aveiro

Programa Final

Segunda-feira - 30 de janeiro de 2017

09:00	Receção e Registo
09:30	Sessão de Abertura das Jornadas
09:45	Apresentação Convidada - Moderação: Arnaldo S. R. Oliveira (DETI-UA, IT)
C1	Transparent Acceleration of Program Execution João Canas Ferreira (FEUP-UP, INESC TEC)
10:45	Pausa para Café
11:15	Sessão Regular 1: Telecomunicações - Moderação: Marco Gomes (DEEC-UC, IT)
T1	Recent Advances and Trends on FPGA-based All-Digital Transceivers André Prata, Rui F. Cordeiro, Daniel C. Dinis, Arnaldo S. R. Oliveira, José Vieira, Nuno B. Carvalho (DETI-UA, IT)
T2	Evaluation of Resource Utilization of a Dynamically Reconfigurable OFDM Baseband Transmitter Mário Lopes Ferreira, João Canas Ferreira (FEUP-UP, INESC TEC)
T3	Módulo para o Ensino das Telecomunicações com Rádios Definidos por Software Duarte J. C. Albardeiro, Edgar M. R. Rocha, Rogério P. Dionísio (IPCB, IT)
12:30	Almoço
14:15	Painel 1: "Competências de Projeto de Sistemas Digitais (Reconfiguráveis) - Visão da Indústria para os Próximos Anos" Moderação: José Carlos Alves (FEUP-UP, INESC TEC), Luís Gomes (FCT-UNL, UNINOVA)
P1	António Costa (Synopsys) João Monteiro (Critical Software) João Puga Faria (Altice Labs) Rui Marques (Tekever)
16:00	Pausa para Café e Demonstradores
16:45	Sessão Regular 2: Ferramentas - Moderação: João G. Lima (DEEI-UAlg)
F1	Utilização das IOPT-Tools no Co-Design e Implementação em Plataformas System-on-Chip Francisco Silveira, Anikó Costa (FCT-UNL, UNINOVA)
F2	Compiler for the Versat Reconfigurable Architecture Rui Santiago, João D. Lopes, José T. de Sousa (IST-UL, INESC-ID)
17:30	Sessão Regular 3: Aplicações - Moderação: Manuel Gericota (ISEP-IPP)
A1	Sistema de Emulação de Dispositivos Eletrónicos de Apoio à Navegação Autónoma de Veleiro Hugo Marques, Luís Gomes (FCT-UNL, UNINOVA)
A2	Sintonia Neuro-Genética do Controlador PID João G. Lima (DEEI-UAlg), Claudio F. M. Toledo, Márcio S. Arantes, Nicolás Rosa (ICMC-USP)
18:15	Fim do Programa Científico do Primeiro Dia das Jornadas
19:30	Jantar

Terça-feira - 31 de janeiro de 2017

09:00	Tutorial - Moderação: Anikó Costa (FCT-UNL, UNINOVA)
T1	Architectures, Design Tools and Applications of System-on-Chip FPGAs: a Roadmap Mário Véstias (ISEL, INESC-ID), Horácio Neto (IST-UL, INESC-ID)
10:00	Pausa para Café
10:30	Sessão Regular 4: Experiências de Ensino - Moderação: Adriano Tavares (DEI-UM, C. ALGORITMI)
E1	Top-down Learning of Embedded Systems Design on FPGA Mário Véstias (ISEL, INESC-ID), Rui Duarte (IST-UL, INESC-ID)
E2	Dispositivos Reconfiguráveis e Laboratórios de Ensino de Sistemas Digitais Luís Gomes, Anikó Costa, Filipe Moutinho, Pedro Maló (FCT-UNL, UNINOVA)
11:20	Painel 2: "FPGAs para Programadores de Software" - Moderação: João M. P. Cardoso (FEUP-UP, INESC TEC)
P2	Adriano Tavares (DEI-UM, C. ALGORITMI) Gabriel Falcão (DEEC-UC, IT) José T. de Sousa (IST-UL, INESC-ID) Mário Véstias (ISEL, INESC-ID)
12:20	Sessão de Encerramento das Jornadas
12:30	Almoço

Organização



instituto de
telecomunicações

universidade de aveiro



theoria poiesis praxis



FACULDADE DE
CIÊNCIAS E TECNOLOGIA
UNIVERSIDADE NOVA DE LISBOA

Apoio

